Functionality-Enhanced Logic Gate Design Enabled by Symmetrical Reconfigurable Silicon Nanowire Transistors uri icon Wissenschaftlicher Artikel

Peer Reviewed Im Bibliotheksbestand

Überblick

Freigegeben

  • Ja

AutorInnen

  • Trommer, Jens
  • Heinzig, André
  • Baldauf, Tim
  • Slesazeck, Stefan
  • Mikolajick, Thomas
  • Weber, Walter Michael

Veröffentlichungszeitpunkt

  • 2015

Open-Access-Kennzeichnung

  • Closed Access

Peer Reviewed

  • Ja

Sprachen

  • englisch

Im Bibliotheksbestand

  • Ja Im Bibliotheksbestand

Forschung

Schlagwörter

  • Capacitance
  • Delays
  • Inverters
  • Logic gates
  • Performance evaluation
  • RFET
  • Silicon
  • Transistors
  • ambipolar transistors
  • device-circuit co-optimization
  • functional enhancement
  • logical effort
  • multigate
  • polarity control
  • reconfigurable transistor
  • schottky field effect transistors
  • silicon nanowires

Identität

International Standard Serial Number (ISSN )

  • 1536125X

weitere Informationen zum Dokument

Band

  • 14

Heftnummer

  • 4

Anderes

Kuratierungs-Zielkategorie (intern)

  • Ja